量子计算机芯片，为什么这么难造？

· 量子串扰：本应关闭的比特耦合没有完全关断；（类比到经典电路则是断开开关之后仍然还有电流通过）

· 全局串扰：来自外部环境的未知物理过程的串扰，比如宇宙射线，声子传播等

要避免串扰，一方面可能需要更大的隔离区或精心设计的屏蔽结构，另一方面也可以在器件层面优化耦合器（coupler）的性能，让比特间的耦合开关得以更彻底地关断。此外，改进测控系统，尤其是频率分配的优化，也有助于降低并行执行双比特门时的串扰。

图 2 串扰随量子比特数量增加呈非线性增强，严重影响量子态相干性。

器件良品率问题

如果单从面积来看，量子芯片的面积应该和量子比特数量成线性关系。但由于要处理布线和串扰问题，实际芯片面积往往会随着量子比特的数量增长，且显著超线性，接近平方增长。也就是说，量子比特越多，芯片面积就会非线性地放大。

更麻烦的是，量子比特对缺陷极其敏感，哪怕 1% 的失败率都会让整个系统不可用。如果芯片内部或者表面存在缺陷，就可能与量子比特发生耦合，降低其相干时间。

而在微纳加工领域存在一个基本规律，芯片面积越大，良品率越低，大面积芯片的制造难度会呈指数增加。对于超导量子芯片来说，虽然其制造过程可以借用半导体工业的成熟设备和工艺流程，但量子比特对制造缺陷的极端敏感性使得良品率问题成为一个巨大的挑战。

图 3 面积随着量子比特数量以接近N²增长，而良品率随面积指数下降。图中概率值仅作演示，非真实值。

希望的曙光：模块化设计与片间互联

布线、串扰和良品率的问题，都会随着量子比特数量的增加而非线性恶化。因此，如果直接在一块芯片上构造百万量子比特，几乎是不可能的。

于是出现了新的思路：先构造数千个物理量子比特的小芯片（Chiplet）模块（这样就能组成一个可靠的逻辑量子比特），再通过片间互联技术把这些小芯片连接起来。这样一来，单片的工程挑战只是从数百扩展到数千，难度大幅降低，也更加可行。

不过，这个思路也带来了新问题。量子比特非常脆弱，必须放在 10 毫开尔文左右的低温环境里工作。如果将每个 Chiplet 分别放置在独立的稀释制冷机中，那么为了实现 Chiplet 之间的互联，就需要将信号线从一个制冷机的低温环境引出到室温，再进入另一台制冷机的低温环境。

这种“低温 ↔ 室温 ↔ 低温”的信号传输路径会引入较大的热负载和噪声，从而破坏量子比特的状态。如果所有 Chiplet 都放在同一台稀释制冷机里，那我们就需要一台功率极其庞大的稀释制冷机来容纳数千个 Chiplet，而制造这样的大规模稀释制冷机本身就是全新的挑战。

图 4 Chiplet跨稀释制冷机互联会引入额外热噪声，需要注意的是，实际的互联拓扑并不一定是相邻 Chiplet 两两直接连接。图中所示的相邻互联方式仅用于演示。

图 5 稀释制冷机示意图

多个 Chiplet 被放置在同一稀释制冷机内，并在低温环境下直接互联。这种集中式方案意味着需要一台超大功率的稀释制冷机 来容纳并维持大量 Chiplet 的工作温度。需要注意的是，实际的互联拓扑并不一定是相邻 Chiplet 两两直接连接，图中所示的相邻互联方式仅用于演示。

因此，未来要么找到新的办法来抑制跨稀释制冷机互联的噪声，要么就得在稀释制冷机的规模化上突破。就目前的科学和工程现状来看，后者，即研发更大功率、更大空间的低温稀释制冷机，似乎是更可行的方向。

总结

如果采用 Chiplet 设计 + 片间互联的方案，那么在量子芯片层面上需要跨越的 gap，就是如何把单片量子比特从数百扩展到数千。

好消息是，半导体已经是一棵“点亮的科技树”，相关工艺还在持续进步。比如，可以借鉴先进封装中的 3D 堆叠工艺来制造量子芯片，从而提高布线密度和互联能力。同时，超导材料工艺的优化、多路复用设计、芯片架构设计的改进（如更高效的耦合器、更合理的频率规划）也都会帮助我们突破这一关口。

所以，单个小芯片从数百到数千个物理量子比特这一阶段，难度虽然不小，但这一步主要还是工程瓶颈，整体上看起来还是比较乐观的。目前，IBM已造出了单片拥有 1000 个物理量子比特的芯片，不过由于芯片面积很大，将不可避免的面临量产时良品率以及芯片内量子比特可靠性的挑战。也正因为目前种种技术所限，暂时还制造不出能够破解 RSA‑2048 的百万量子比特计算机，不过业界普遍认为，到 203X 年，我们也许能够见证这种量子计算机的诞生。

策划制作

本文为科普中国·创作培育计划扶持作品

出品丨中国科协科普部

监制丨中国科学技术出版社有限公司、北京中科星河文化传媒有限公司

作者丨李冠成 腾讯玄武实验室

审核丨栾春阳 国防科技大学理学院

策划丨张林林

责编丨丁崝

审校丨徐来、张林林返回搜狐，查看更多